MANUFACT	JRE OF SEMICONDUCTOR SUBSTRATE	
Patent Number:	JP7231036	

Publication date:

1995-08-29

Inventor(s):

NAGANO TAKASHI

Applicant(s):

SONY CORP

Requested Patent:

☐ JP7231036

Application Number: JP19940020729 19940218

Priority Number(s):

IPC Classification:

H01L21/762; H01L21/304; H01L27/12

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a semiconductor substrate having an SOI layer of a good and uniform film thickness in its surface part, by filling insulators into the recessed parts formed in the surface part of a single crystal semiconductor substrate, and by pasting on the surface thereof a supporting substrate whose surface is covered with an insulation film, and further, by polishing the rear surface part of the single crystal semiconductor substrate until the polishing reaches the fillers.

CONSTITUTION:On a silicon substrate 11 of a single crystal semiconductor substrate, trenches 11A of recessed parts are formed respectively. Then, on the surface of the silicon substrate 11, an SiO2 film 12 of an insulator is deposited, and it is buried in the trenches 11A. Thereafter, the SiO2 film 12 present on the surface of the silicon substrate 11 is removed therefrom by an etchback, and thereby, the SiO2 films 12 of fillers are left only in the trenches 11A. Subsequently, on the surface of a first supporting substrate 13 of another silicon substrate, a silicon oxide film 14 is formed, and the substrate 13 is pasted on the surface of the silicon substrate 11. Then, the silicon substrate 11 is polished from its surface side, and its polishing is stopped at the time when the SiO2 films 12 of stoppers are exposed to the outside. Thereby, the film thickness of an SOI layer can be made uniform in the surface part of the substrate.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平7-231036

(43)公開日 平成7年(1995)8月29日


(51) Int.CL*	識別記		号	广内整理番号	Fi				:	技術者	豜	雷厉	
HOIL	21/762												
	21/304		321	S			•						
				M									
	27/12			В									
						HOIL	21/ 76			D			
						套查徵求	未簡求	湖水	質の数 5	OL	(全	7	耳)
(21)出願祭号 特顯平6-20729		(71)出额人	0000021	85	ali kali in Grande Alemak adalah garanga kalan								
							ソニー	会定律	Ĺ				
(22) 出顧日		平成6	年(1994) 2 /	718B		東京都	以川区	比松川 6 7	厂目 74	\$35号	ł	
						(72)発明者	永野 龍	美史					
						REALIZATION PROPERTY AND ADMINISTRATION OF THE PARTY AND ADMIN	来京都。 一株式記		比品川6二	TB 74	#35H	٠ ،	ノニ
						(74)代理人	护理士	志仪	富士弥	(9)	1名)		
						SP							

						P. Company							

(54) 【発明の名称】 半導体基板の製造方法 (57) 【要約】

【目的】 SOI層の駅厚の面内均-の良好な半導体基

【目的】 50 「宿り駅内り回門場」 シスピ 本十年 を振 仮の製造方法を提供する。 【韓成】 シリコン基板 11に所定環 さのトレンチ 11 Aを形成し、SiO2数 12で理め込んだ後、シリコン酸化数 14を表面に持つ第1支持基板 13と貼り合わせ、シリコン基板 11を表面からSiO2数 12に達すませる。 るまで研磨し、ポリシリコン概を介して第2支持差板と 貼りつけて第1支持基板側から研磨してシリコン酸化鉄 14を露出させて、これを基準 として研磨を進めれば、 均一なSO1層が得られる。



【特許請求の範囲】

【請求項 1.】 単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込んだ後、表面を暗縁限で覆った支持基板を該単結晶半導体基板の表面に貼り合わせ、当該単結晶半導体基板の表面を前記充填物に達するまで研磨して単結晶島領域を形成することを特徴とする半導体基板の製造方法。

【請求項 2】 単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込む工程と、表面を絶縁限で覆った第1支持基板を該単結晶半導体基板の表面に貼り合わせる工程と、

前記単結晶半導体基板の裏 面を前記充填物に達するまで 研磨する工程と、

前記単結晶半導体基板の研磨面にデバイス形成領域を画 成するための段差を形成し、該研磨面及び段差面に沿っ た表面に研磨ストッパとしての酸化既を形成する工程 に

前記段差及び前記研磨面上に材料膜を付着させ、該材料 膜裏面を平坦化する工程と、

前記材料膜表面に第2支持基板を貼り合わせる工程と、 前記第1支持基板側を前記絶縁膜に達するまで研磨する 工程と、

前記絶縁膜及び前記充填物をエッチングして除去する工程と

前記エッチングにより露出した単結晶半導体基板を前記 酸化膜に達するまで研磨して単結晶島領域を形成する工程と、を備えたことを特徴とする半導体基板の製造方 注

【請求項 3】 前記充填物及び前記絶縁阱は酸化シリコンでなる請求項 2記載の半導体基板の製造方法。 【請求項 4】 前記材料阱は不純物をドープした酸化シリコンでなる請求項 2記載の半導体基板の製造方法。 【請求項 5】 前記単結晶半導体基板の製造方法。 (請求項 5】 前記単結晶半導体基板の表面を前記充填物に達するまで研磨する工程の後に、該充填物の一部を表面よりエッチング除去しこの除去した部分に前記充填物とエッチング路接上とわる材料でなるエッチングストッパ層を埋填物と該酸化限との間にストッパをが介えた。前記を埋物と該酸化限との間にストッパをが介在するようにした請求項 2記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体基板の製造方法に関し、特にSOI(Silicon On Insulator)構造の半導体製造分野で利用できる。 【OOO2】

【従来の技術】従来、この種の半導体基板の製造方法としては、特開平1-302837号公報記載の技術が知られている。この従来技術は、半導体基板の表面に凹凸部を形成し、次いで、この基板表面に絶縁阱を形成した後、この絶縁阱上に表面が平坦な半導体層を形成し、さ

らに半導体層表面を貼り付け面として他の基板を貼り付け、半導体基板を表面から絶縁膜が露出するまで研磨してSOI基板を製造するというものである。 【OOO3】

【発明が解決しようとする課題】しかしながら、このような従来技術にあっては、研磨の負担を少なくするためにストッパとしての絶縁限の近くまで研削により半導体を協っているが、表面基準で行っているため特度と、図7にない映開があった。図7においまりに半導体を協りの研磨で取り除かなければならない映開始があった。の大きくばらつく(d1<d2)という問題するタイミングが異なり、早く露出した絶縁限3近くのSOI屋3人の映厚が研磨底ずりには、超縁限3近くのSOI屋3人の映厚が研磨底ずりとは、図9に示すように、絶縁限3が露出した状態で研磨を枝けると、の部分が絶縁という問題がある。この研磨を対りとは、図9に示すように、絶縁限3が過縁という問題がある。この研磨を対りとは、図9に示すように、絶縁限3が過縁となるというの場が過縁と準値よりも研磨が低くなることをいう。

【0004】この発明が解決しようとする課題は、薄膜 SOI形成のための研磨において、その除去量がウェハ 面内で均一となり、研磨ストッパの露出のタイミングが ウェハ面内で略同じとなる半導体基板の製造方法を得る には、どのような手段を謝じればよいかという点にあ る。

[0005]

【課題を解決するための手段】そこで、この発明は、単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込んた後、表面を絶縁膜で複った支持基板を該単結晶半導体基板の表面に貼り合わせ、当該単結晶半導体基板の表面を前記充填物に達するまで研磨して単結晶島領域を形成することを、その解決手段としている。

ス

【0007】また、前記単結晶半導体基板の表 面を前記 充填物に達するまで研磨する工程の後に、該充填物の一部を表面よりエッチング除去しこの除去した部分に前記 充填物とエッチング選択比をとれる材料でなるにサチングストッパ層を埋め込む工程を備え、前記酸化膜を形成した際に、前記充填物と該酸化膜を形成した際に、前記充填物と該酸化膜との間にストッパ層が介在するようにしたことを構成としている。

[0.008]

【作用】この発明においては、単結晶半導体基板表面の 凹部に埋め込んだ充填物が単結晶半導体基板の裏 面側からの研磨のストッパとなる。また、(第1)支持基板の 表面に形成した絶縁膜は、第1支持基板の研磨のストッパとして作用する。

【〇〇〇9】 そして、単結晶半導体基板を裏 面から充填 物が露出するまで研磨した状態で、充填物を一部除去し この充填物(例えばSiO2)とエッチング選択比 をとれる材料(例えばポリシリコン等)でなるキッチン グストッパ層を埋め込むことにより、絶縁膜及び充填物 をエッチングする際にストッパ層を残すことができる。 単結晶半導体基板の充填物の一部を除去してエッチング ストッパ層を埋め込み、さらに単結晶半導体基板のストッパ層を埋め込んだ面にデバイス形成領域(SOI領 域)を画成するための段差を形成し、この段差面及び研 庭面に沿って表面酸化膜を形成すると、この表面酸化膜 と充填物との間にエッチングストッパ層を介在させることができる。上記したように、絶縁関及び充填物をエッ チング してエッチングストッパ層を残した状態では、最 初に形成した凹部の深さ分だけの単結晶半導体基板が残 っている。この深さ寸法は、エッチングによって均一に 短く制御できるため、ウェハ面内均っ性は良好となる。 この状態では研磨量は少なくてよく、表面酸化膜をウェ 八面内で略同時に露出させることができる。このため、 SOI層(単結晶半導体)の膜厚は必要以上に研磨され て陕漑り(底ずり)することなく、ウェハ面内で均一に することが可能となる。

[0010]

【実施例】以下、この発明に係る半導体基板の製造方法 の詳細を図面に示す実施例に基づいて説明する。

【0011】本実施例では、先ず図1(A)に示すように、単結品半導体参板としてのシリコン巻板11の表面に、フォトリソグラフィー技術及び異方性エッチング技術を用いて凹部としてのトレンチ11Aを形成する。太いで、図1(B)に示すように、シリコン参板11表面に絶縁物としてのSiO2限12を例えばCVD法によって堆積させ、トレンチ11Aを埋め込む。その後、シリコン参板11面上のSiO2限12をエッチパックして除去し、トレンチ11A内のみに充填物としてのSiO2限12を残す。

【〇〇12】次に、図1(〇)に示すように、他のシリコン拳板でなる第1支持拳板13の表面にシリコン酸化 関14を形成し、シリコン拳板11の表面に貼り合わせて図2(A)に示すような構造とする。その後、シリコン ン拳板11の表面側から研磨を行い、図2(B)に示す ように、ストッパとしての51〇2関12が露出した時 点で研磨を停止させる。このとき、シリコン拳板11は SiO2関12に囲まれた構造となっている。

【0013】次に、シリコン基板11の研磨面側をウェットエッチング(例えばフッ酸(HF)溶液を用いる) を行って、図2(C)に示すように、Si02帙12を

約半分の秩厚となるように除去する。

【0014】その後、図3(A)に示すように、シリコン基板11の研磨面側に、ポリシリコン限15をCVD法により堆積させて前工程でSIO2限12を一部除去した部分を埋め込む。次いで、ポリシリコン限15を研磨し、図3(B)に示すように、シリコン基板11の研磨面を露出させる。このとき、トレンチ内には、エッチングストッパ層としてのポリシリコン関15が埋め込まれた状態となる。

【0015】さらに、シリコン基板11の研磨面側に、リソグラフィー技術及びドライエッチング技術を用いて、図3(C)に示すように、デバイス形成領域(S01層形成領域)を画成するための政差(四部)16点、168を形成する。なお、政差16月はポリシリコン様に15の限度を減らして形成した凹部である。このような政差の形成には、例えばエッチングガスにHBrを用いたドライエッチングを行う。

【0016】次に、同図(C)に示すように、このような段差16A、168を形成した後に、表面酸化を行って表面に沿ったなリコン酸化阻17を呼ばする

て表面に沿ったシリコン酸化膜17を形成する。 【O D 1 7】次に、図4 (A) に示すように、シリコン 酸化膜17上にポリシリコン膜18をCVD法によって 堆積させ段差を埋め込み、その後、ポリシリコン膜 18 の表面を研磨して平坦にする。そして、図4(B)に示 すように、なお、本実施例では、ポリシリコンを用いた がBPSG、PSGなどの不純物ドープ酸化シリコンで もよい。このポリシリコン棋18の研磨面に、他のシリ コン基板である第2支持基板19を貼り合わせる。その 後、第1支持基板13を裏 面から研磨し、ストッパとし てのシリコン酸化膜14が露出したときに研磨を止め、 図5(A)に示すような構造にする。 ここで、シリコン 酸化阱 1 4はストッパとしての機能が十分であ るため、 全面が露出するまで研磨を続けることが可能である。 【ロロ18】次に、シリコン酸化限14及びSiO2限 12を除去し、ポリシリコン膜15を除去しないような エッチング選択比をとれるヴェットエッチング(例えば フッ酸溶液を用いる)を行って、図5 (B) に示すよう にポリシリコン膜 1 5 でエッチングを止める。 このた

め、ポリシリコン膜15の下のシリコン酸化膜17が消 失されることが防止でき、次工程でのシリコン基板11 の研磨でのストッパとしてシリコン酸化粧17を用いる ことができる。図5 (C) は、シリコン 基板 1 1 をシリ コン酸化鉄 1 7 が線出するまで研磨を行って単結晶シリ コンでなるSOI層11Bを形成した状態を示してい る。なお、本実施例によれば、図5(8)の状態ですで にシリコン基版 1 1はかなり違く且つ均一になっている ため、シリコン酸化財17の露出は、略同時に起り、均 ーな秩序のSOI磨11Bが形成できる。

【ロロ19】以上、実施例について説明したが、この発 明は、 これに限定されるものではなく、構成の要旨に付 髄する各種の設計変更、材料変更が可能である。

【ロロ20】例えば、上記実施例においては、図1 (C)に示したように、第1支持基板13にシリコン酸

化膜 1 4を形成したが、図6に示すように、シリコン基 板11側に形成しても勿論よい。

[0021]

【発明の効果】以上の説明から明らかなように、この発 明によればSOI層の獣層を萎板(ウェハ)面内で均っ にする効果がある。また、貼り合わせによって801を 形成するため結晶欠陥の少ない半導体基板を形成するこ とが可能になる。

Mark.

【図2】(A)~(C)はこの発明の実施例を示す工程

Minis. 【図3】(A)~(C)はこの発明の実施例を示す工程

断面图.

(A)及び(B)はこの発明の実施例を示す工 **(24)** 程断面図.

[図5] (A)~(C) はこの発明の実施例を示す工程 話而刻。

[図 6] この発明の他の実施例を示す要部断面図。

【図7】従来例の要都断面図。

【図8】従来例の要部断面図。

【図9】従来例の要部断面図。

「な合い歌曲」

1 1…シリコン華頓(単結晶半導体華板) 1 1A…トレンチ(凹部)

118…501層

12…5102膜(発療物)

1 3…第 1支持基板

1 4… シリコン酸化肼(絶縁踑)

15…ポリシリコン麒(エッチングストッパ層)

16A, 16B…段蓋


17…シリコン酸化膜


18…ポリシリコン麒(材料膜)


19…第2支持基板


【図面の簡単な説明】


【図1】(A)~(C)はこの発明の実施例を示す工程


























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.